今年 7 月，英特爾公布了最新的半導體制程和先進(jìn)封裝路線(xiàn)圖：預計四年內完成 5 個(gè)工藝節點(diǎn)的推進(jìn)，在高 NA EUV、3D-IC、小芯片、混合鍵合方面都提出新的戰略目標——再一次向世界展示了英特爾的創(chuàng )新力。近日，在接受?chē)獍雽w媒體 Semiconductor Engineering 采訪(fǎng)時(shí)，英特爾高級副總裁兼技術(shù)開(kāi)發(fā)部總經(jīng)理 Ann Kelleher，圍繞英特爾最新的路線(xiàn)圖展開(kāi)了進(jìn)一步討論，回答了很多戰略細節。

　　英特爾高級副總裁兼技術(shù)開(kāi)發(fā)部總經(jīng)理 Ann Kelleher

　　新路線(xiàn)制定耗費 6 個(gè)月，當下是節點(diǎn)重命名的最佳時(shí)機

　　在英特爾最新公布的路線(xiàn)圖中，最引人注目的是工藝節點(diǎn)的命名更新，不再采用 10nm、7nm 的命名規則，而是稱(chēng)之為 Intel 7、Intel 4、Intel 3、Intel 18A 和 Intel 20A。

　　事實(shí)上，改變命名方式是為了消除外界對英特爾乃至整個(gè)芯片行業(yè)的誤解。Kelleher 表示，整個(gè)行業(yè)在節點(diǎn)命名方面已經(jīng)不再一致，如果仔細查閱相關(guān)論文，就能夠找到為什么 “英特爾 10nm 相當于臺積電 7nm” 的最佳答案。

　　“因此我們不得不考慮怎樣做才能更容易讓客戶(hù)理解并權衡?，F在，當客戶(hù)再次看到我們的工藝節點(diǎn)名稱(chēng)時(shí)，能更好地做出決策。”

　　今年 3 月，英特爾對外公布了 IDM2.0 的愿景，并在過(guò)去 6 個(gè)月的時(shí)間里花費了大量精力制定了詳細的路線(xiàn)圖。

　　“路線(xiàn)圖闡明了我們將如何恢復性能上的領(lǐng)先地位。鑒于我們正在向 IDM2.0，因此現在是重命名的最佳時(shí)刻。”Kelleher 同時(shí)表示，目前公司將精力集中在轉型升級上，解釋節點(diǎn)名稱(chēng)并不是重點(diǎn)。

　　對于最終能否恢復性能上的領(lǐng)先地位，Kelleher 信心滿(mǎn)滿(mǎn)。

　　Kelleher 稱(chēng)，首先英特爾已經(jīng)確定了項目路線(xiàn)，正投入大量的資金和研究;其次英特爾的技術(shù)開(kāi)發(fā)部門(mén)擁有世界一流的工程師，正在轉向行業(yè)標準提供設計支持。

　　去年年底，英特爾宣布 7nm(現在的 Intel 4)技術(shù)延遲讓業(yè)界大失所望，現如今 7nm 又有了新進(jìn)展。

　　“那時(shí)我們在整體工藝開(kāi)發(fā)和缺陷密度方面重新設定了里程碑，同時(shí)開(kāi)始研究并簡(jiǎn)化制造流程。我們在流程中增加了對 EUV 的使用，就能從原始版本切換到今年的新版本。”Kelleher 說(shuō)道。

　　在英特爾工藝路線(xiàn)圖中，計劃今年年底發(fā)布 Intel 7，2022 年投入生產(chǎn) Intel 4 并于 2023 年發(fā)布基于 Intel 4 相關(guān)產(chǎn)品;Intel 3 將于 2023 年下半年推出，Intel 20A 將在 2024 年緊隨其后，再下一步便是 Intel 18A。

　　“我們從一個(gè)節點(diǎn)到下一個(gè)節點(diǎn)，每瓦性能增益比其他任何節點(diǎn)都要好，一定程度上能夠彌補外部競爭基準上的時(shí)間差距。但是，如果想要追趕并繼續前行，則需要加快腳步。憑借這一可靠的路線(xiàn)圖，我們能夠實(shí)現這一目標。”

　　保持 EUV 競爭優(yōu)勢，三年前已決定入股高數值孔徑 EUV 光刻機

　　在英特爾公布的邏輯路線(xiàn)圖中，伴隨制程路線(xiàn)同時(shí)出現的，是 2024 年英特爾將要推出全新晶體架構 Ribbon FET。

　　“Ribbon FET 是業(yè)內對 Gate-all-around 的另一種命名，也有人稱(chēng)之為 Nanosheet 或 Nanoribbon，它是繼 FinFET 的下一代晶體管架構。我們在 Intel 3 之前一直使用 FinFET，并將繼續改進(jìn)該工藝。等實(shí)現 Intel 20A 時(shí)，我們將在與行業(yè)其他產(chǎn)品大致相同的等效節點(diǎn)上使用 RibbonFET。”Kelleher 如此說(shuō)道。

　　同為 IDM，與三星計劃在 3nm 工藝中引入 Gate-all-around 技術(shù)相比，英特爾引入 Gate-all-around 技術(shù)更晚。對此，Kelleher 解釋道，“基于內在優(yōu)化，我們知道我們可以在 FinEFT 路線(xiàn)圖上做出額外的改進(jìn)，那么為什么不在過(guò)渡到新架構之前獲得這些收益呢?我們可以從現有的 FinFET 中得到更多，然后才進(jìn)入過(guò)渡階段。”

　　由于晶體管架構的升級，芯片制造過(guò)程中面臨涉及 EUV 等工藝以及供電難題，英特爾如何解決這些問(wèn)題? Kelleher 在此次采訪(fǎng)中給出了答案。

　　“近些年，EUV 逐漸成熟，在芯片制造中應用更加廣泛，幾何圖形圖案化變得更加容易。EUV 發(fā)展初期，最關(guān)鍵的問(wèn)題是能否實(shí)現多層圖案化，如今在這一方面取得進(jìn)步，成為實(shí)現 Gate-all-around 的關(guān)鍵推動(dòng)因素。”

　　“除了以上問(wèn)題之外，還必須根據構建功能區本身以及想要達到的高度考慮堆棧高度，還必須考慮如何處理基板以及同基板的隔離。這些都是需要解決的問(wèn)題。我們有辦法應對挑戰，減少缺陷，并在一定時(shí)間內完成交付。”

　　Kelleher 還表示，英特爾在制造 Intel 20A 時(shí)，依然可以使用臺積電 0.33 數值孔徑的光刻機完成光刻，2025 年以后才會(huì )使用同 ASML 合作開(kāi)發(fā)的高數值孔徑 EUV(High-NA EUV)。

　　“此外，我們還將混合使用 EUV、高數值孔徑 EUV 以及其他浸入式和干式光刻機。”

　　事實(shí)上，英特爾對高數值孔徑 EUV 的關(guān)注在三年前已初現端倪——同 ASML 探討下一代 EUV 光刻機并決定進(jìn)行秘密投資。

　　“高數值孔徑 EUV 能夠圖案化更小的幾何形狀和更小的間距，還可以延長(cháng)雙圖案 EUV。我們已經(jīng)簽約了第一批設備。我們沒(méi)有在 10nm，即 Intel 7 上使用 EUV，但將在 Intel 4 制造過(guò)程中使用 EUV 光刻機。”

　　“我們希望在向前發(fā)展的過(guò)程中，能夠保持 EUV 的領(lǐng)先優(yōu)勢。”

　　在電源方面，英特爾則是采用一項創(chuàng )新技術(shù) PowerVia 。這項供電技術(shù)能夠從晶圓背面提供電力，為晶圓正面騰出更對空間，不會(huì )對功率造成影響。

　　改變合作方式，提供“點(diǎn)菜”服務(wù)

　　獲得客戶(hù)信任是英特爾向 IDM2.0 升級的重要一步，因此英特爾將如何處理同其他企業(yè)的關(guān)系也備受關(guān)注。此次對話(huà)中，Kelleher 表示，英特爾改變了與設備供應商、材料供應商和 EDA 供應商的合作方式。

　　“設備供應商已經(jīng)取得很多被行業(yè)檢驗的成功經(jīng)驗，因此我們不需要再在設備上做創(chuàng )新。有可能的情況下，我們要從生態(tài)系統中汲取最好的經(jīng)驗，以便于我們能夠集中資源在我們擅長(cháng)且領(lǐng)先的領(lǐng)域做出創(chuàng )新。”

　　“此外，我們在風(fēng)險評估方面做了很多工作。通過(guò)風(fēng)險評估，我們可以決定需要制定哪些類(lèi)型的應急計劃以及為計劃準備的時(shí)間。”

　　而在將為客戶(hù)提供服務(wù)的方式上，Kelleher 表示，英特爾正試圖在給定的時(shí)間為客戶(hù)提供盡可能好的產(chǎn)品。

　　“我們更像是一個(gè)可以點(diǎn)菜的菜單而不是固定的菜單。我們的設計、制造封裝團隊就如何在未來(lái)做出最好的產(chǎn)品進(jìn)行了大量積極的討論，發(fā)現實(shí)現之一目標的方法有很多，供應鏈本身也變得更加復雜。接下來(lái)我們將根據特定產(chǎn)品及其特定功能，討論如何使用最佳的制造工藝和供應鏈實(shí)現這一目標。”
　?。?a href="http://www.xinangguandao.cn/wechat/">邯鄲小程序開(kāi)發(fā)）